- 24萬-36萬/年
- 上海
- |
- 3年以上
- |
- 碩士
- |
- 全職
職位誘惑: 股票期權(quán) 優(yōu)秀團(tuán)隊
發(fā)布時間: 2019-06-24發(fā)布
職位描述
職位描述：
1.按照規(guī)格或客戶定義要求進(jìn)行芯片數(shù)字模塊的開發(fā)設(shè)計，算法的優(yōu)化與實現(xiàn)。
2.數(shù)字或數(shù)?；旌闲酒瑴y試用例開發(fā)，測試平臺搭建和優(yōu)化。
3.數(shù)字前端流程，完成芯片的綜合，可測試性設(shè)計，配合后端工程師完成時序分析和收斂設(shè)計
4.編寫相關(guān)文檔資料。
職位要求：
1. 熟練使用verilog或VHDL硬件開發(fā)語言進(jìn)行數(shù)字邏輯電路開發(fā)設(shè)計
2.熟悉UVM或VMM,OVM等任何一種驗證方法學(xué), 至少有過c語言或者SystemVerilog/SystemC 等任何一種驗證語言進(jìn)行驗證的經(jīng)驗
3. 熟練使用ius, Questa, Verdi等驗證仿真工具以及Design Compiler，PrimeTime，formality 等前端設(shè)計工具軟件
4．熟悉tcl, perl ,makefile等常用腳本語言
5. 熟悉數(shù)字信號處理并有過相關(guān)算法實現(xiàn)經(jīng)驗者優(yōu)先
6 .有過基于ARM的SOC項目經(jīng)驗者，熟悉SOC系統(tǒng)結(jié)構(gòu)并有軟硬件聯(lián)合驗證調(diào)試經(jīng)驗者優(yōu)先
7. 有過BIST，BSD和JTAG設(shè)計經(jīng)驗者優(yōu)先
8. 電子,通信，自動化等相關(guān)專業(yè)碩士學(xué)歷3年以上或本科學(xué)歷5年以上工作經(jīng)驗。
公司將提供有競爭力的薪酬福利待遇與良好的職業(yè)發(fā)展機(jī)會，歡迎有志于與公司共同成長的年輕人加入我們！
職位發(fā)布者
滬公網(wǎng)安備31011502017136號