對職位有興趣?上傳您的簡歷無需注冊,即可直接投遞您心儀的職位
質(zhì)能達微電子
模擬/混合芯片設計經(jīng)理
收藏職位
- 20萬-40萬/年
- 深圳
- |
- 3年以上
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,五險一金,老板nice,股票期權(quán),技術(shù)領(lǐng)先,成長空間大,技能培訓
發(fā)布時間: 2018-07-09發(fā)布
職位描述
- 崗位職責:
1.為汽車、消費品和工業(yè)市場研究和開發(fā)先進的模擬和混合信號電路系統(tǒng);
2.參與模擬和混合信號IP架構(gòu)路線圖開發(fā);
3.參與設計周期的各個方面,包括體系結(jié)構(gòu)開發(fā),晶體管級設計,協(xié)助數(shù)字系統(tǒng)和軟件團隊的工作,版圖設計和實驗室測試,生產(chǎn)、銷售和客戶支持;
4.開發(fā)新的技術(shù)和產(chǎn)品。
任職要求:
1.電子工程專業(yè)碩士或博士學歷,且有3年及以上模擬和混合信號電路設計經(jīng)驗;
2.熟練掌握模擬電路設計,寄生和噪聲分析,CMOS工藝知識;
3.了解Layout流程,驗證檢查,如DRC, ERC, LVS;
4.具有關(guān)鍵模擬模塊和系統(tǒng)的基本知識,例如(但不限于)能帶和偏壓電路,ADC/DAC, LDO,電荷泵,PLL/ DLL,電源轉(zhuǎn)換器;
5.具有強烈的責任心,能獨立開展工作,以及及時和可靠的完成工作;
6.良好的溝通能力和團隊協(xié)作能力;
7.具備模擬CAD相關(guān)知識(例如PDK安裝、Pcell設計、Skill腳本)優(yōu)先;
8.具備Verilog/Veriloga/VerilogAMS建模經(jīng)歷者優(yōu)先。
主要技能及經(jīng)驗1
1.具有高分辨率ADC設計和生產(chǎn)經(jīng)驗,16位或更高優(yōu)先
2.高速管道或SAR ADC
3.高分辨率ADC
4.具有信號處理的基本知識
主要技能及經(jīng)驗2
1.高壓設計經(jīng)驗,如柵極驅(qū)動器
2.了解高壓硅制造技術(shù)
3.了解電源轉(zhuǎn)換設計,如DC/DC和AC/DC的轉(zhuǎn)換 - 聯(lián)系人:鄧女士,微信,電話:15907559811
職位發(fā)布者
鄧小群
Team Leader/ Tech Leader
7天
簡歷處理用時
98%