職責(zé)簡(jiǎn)介：
 
AMD CAD team負(fù)責(zé)AMD 產(chǎn)品（APU，獨(dú)立顯卡等）研發(fā)使用的ASIC design flow的實(shí)現(xiàn)，設(shè)計(jì)和維護(hù)。ASIC design flow是實(shí)現(xiàn)從RTL到網(wǎng)表（AMD稱為front-end flow），從網(wǎng)表到GDSII（AMD稱為back-end flow 或者Physical Design flow）的自動(dòng)化流程。AMD ASIC design flow是基于業(yè)界領(lǐng)先EDA工具包括Synopsys, Cadence，Mentor等，由多種腳本語言設(shè)計(jì)的高度自動(dòng)化和標(biāo)準(zhǔn)化的流程。
 
要求：
1.     計(jì)算機(jī)，微電子或者相關(guān)專業(yè)，有一定的工作經(jīng)驗(yàn)或者研發(fā)經(jīng)驗(yàn)。
2.     熟悉數(shù)字電路前端（synthesis,  formal verification）或者后端設(shè)計(jì)（Floorplan, place, CTS, route, STA, Library, etc.）。
3.     熟悉Linux操作系統(tǒng)的使用。
4.     熟悉一種或者多種編程或者腳本語言（CShell, TCL, Perl, Python等）優(yōu)先。
5.     了解一種或者多種數(shù)字電路設(shè)計(jì)的EDA工具優(yōu)先。
6.     英語基礎(chǔ)好，口語流利，寫作好。
7.     求知欲強(qiáng)，綜合分析問題能力強(qiáng)，喜歡編程寫腳本。
 
DESCRIPTION OF DUTIES:
 
1.     Participate in the design and implementation of the leading edge, front-end or back-end ASIC design flow which covers from logical design to physical implementation
2.     Participate in the research of Design Methodology to improve automation and  productivity
3.     Work closely with design team for projects’ Tapeout
 
PREFERRED EXPERIENCE:
1.     Major in CS, EE or related, master or bachelor degree.
2.     Knowledge of ASIC design (Digital circuit design, verilogHDL) is required
3.     Be familiar with Linux working environment
4.     Experience in program with one or more languages (CShell, TCL, Perl or python etc.) is a plus
5.     Experience in any ASIC flow and/or EDA tools is a plus
6.     Good in English writing and speaking
7.     Be eager to learn new knowledge, be able to resolve complex problem.