- 12萬-24萬/年
- 北京
- |
- 1-3年
- |
- 碩士
- |
- 全職
職位誘惑: 五險一金,福利好,技術領先,成長空間大
發(fā)布時間: 2017-10-11發(fā)布
職位描述
專業(yè)：微電子/電子工程
學歷：碩士及以上
項目經(jīng)驗：CMOS PLL設計經(jīng)驗
主要工作內(nèi)容與職責：
1. PLL及相關電路模塊設計，如VCO、Divider、PFD，Charge Pump、Loop Filter、SDM等，及PLL系統(tǒng)及設計驗證；
2.PLL系統(tǒng)及設計驗證；
3.熟悉comos工藝。
任職要求：
1.有成功的CMOS PLL設計開發(fā)經(jīng)歷；
2.掌握Cadence SpectreRF, MMSIM，ADS、Golden Gate, Mentor Calibre等工具；
3.熟練操作各種常用射頻測試儀器，如示波器、信號發(fā)生器、頻譜分析儀、邏輯分析儀等；
4.對無線通信系統(tǒng)有一定的了解，如GSM， WCDMA, LTE，GPS、TV Tuner，WiFi，WiMax，MIMO等。
職位發(fā)布者
閆女士
HR
7天
簡歷處理用時
100%
滬公網(wǎng)安備31011502017136號