欧美一级婬片免费午夜视频_88精品国产免费_午夜宅男国产在线播放_亚洲高清无码在线观看_免费A级毛片在线播放不收费

關(guān)注微信 意見(jiàn)反饋

掃描關(guān)注摩爾人半導(dǎo)體招聘

摩爾人招聘
確定

您已提交成功

查看幫助中心
對(duì)職位有興趣?上傳您的簡(jiǎn)歷無(wú)需注冊(cè),即可直接投遞您心儀的職位
思特威(上海)電子科技股份有限公司

數(shù)字IC設(shè)計(jì)工程師

收藏職位
  • 我要分享
  • 40萬(wàn)-80萬(wàn)/年
  • 上海
  • |
  • 1-3年
  • |
  • 本科
  • |
  • 全職

職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,成長(zhǎng)空間大

發(fā)布時(shí)間: 2021-09-02發(fā)布

職位描述

工作地點(diǎn):上海
崗位職責(zé)
1. 定義和設(shè)計(jì)模塊結(jié)構(gòu)并編寫(xiě)design spec及test plan;
2. 使用verilog編寫(xiě)rtl級(jí)代碼,并完成仿真驗(yàn)證;
3. 搭建FPGA測(cè)試平臺(tái)進(jìn)行芯片級(jí)測(cè)試驗(yàn)證;
4. 進(jìn)行數(shù)字模塊的芯片綜合,時(shí)序分析及后仿真;
5. 編寫(xiě)完整的設(shè)計(jì)和驗(yàn)證報(bào)告。
任職要求
1. 電子類相關(guān)專業(yè),碩士及以上學(xué)歷;
2. 熟悉Linux操作系統(tǒng)和Cadence軟件;
3. 熟練掌握Verilog數(shù)字電路硬件編程語(yǔ)言;
4. 熟悉整個(gè)IC設(shè)計(jì)流程,有數(shù)字電路設(shè)計(jì)項(xiàng)目經(jīng)驗(yàn)則佳;
5. 熟悉FPGA驗(yàn)證平臺(tái),有數(shù)字圖像處理經(jīng)驗(yàn)的優(yōu)先考慮。

職位發(fā)布者

思特威

招聘負(fù)責(zé)人

7天

簡(jiǎn)歷處理用時(shí)

99%

簡(jiǎn)歷及時(shí)處理率

您還未登錄。已有賬號(hào), 點(diǎn)此登錄,直接投遞

推薦朋友

一鍵投遞