SoC設(shè)計(jì)工程師

收藏職位

30萬(wàn)-39.6萬(wàn)/年
北京
|
5年以上
|
碩士
|
全職

職位誘惑: 五險(xiǎn)一金?補(bǔ)充醫(yī)療保險(xiǎn)?補(bǔ)充公積金?員工旅游?交通補(bǔ)貼?股票期權(quán)年終獎(jiǎng)金?通訊補(bǔ)貼?定期體檢?彈性工作

發(fā)布時(shí)間: 2018-04-24發(fā)布

職位描述

職位描述：
1.熟悉NAND FLASH產(chǎn)品及控制器的芯片開(kāi)發(fā)，有扎實(shí)的RTL設(shè)計(jì)驗(yàn)證能力
2. 負(fù)責(zé)定義芯片規(guī)格，并制定芯片架構(gòu)
3. 開(kāi)發(fā)具有挑戰(zhàn)性的模塊，包括模塊的規(guī)格定義，宏觀架構(gòu)設(shè)計(jì)，RTL編碼，C編碼，編譯和合成
4. 開(kāi)展芯片層面的驗(yàn)證, 整合/實(shí)現(xiàn)芯片模塊
5.. 幫助解決技術(shù)問(wèn)題, 指導(dǎo)客戶正確應(yīng)用芯片
應(yīng)聘要求：
1. 電子工程專(zhuān)業(yè)或計(jì)算機(jī)專(zhuān)業(yè)碩士畢業(yè)或以上，并擁有3年以上SoC設(shè)計(jì)開(kāi)發(fā)經(jīng)驗(yàn)
2. 熟悉部分下述IP：CPU/DSP，AMBA，DDR，并行/串行外圍模塊， DMA，中斷；時(shí)序；GPIO ；PCIE等
3. 熟練運(yùn)用數(shù)字電路設(shè)計(jì)，完整數(shù)字設(shè)計(jì)流程及EDA工具；運(yùn)用CDC工具完成RTL質(zhì)量檢查；有timing 概念
4. 熟悉運(yùn)用perl等腳本語(yǔ)言, verilog 編程
5. 良好的文檔編寫(xiě)能力
6. 曾在多個(gè)完整的成功流片的項(xiàng)目中擔(dān)任過(guò)主要成員
7. 勤奮踏實(shí)，良好的溝通能力和團(tuán)隊(duì)合作精神