欧美一级婬片免费午夜视频_88精品国产免费_午夜宅男国产在线播放_亚洲高清无码在线观看_免费A级毛片在线播放不收费

關(guān)注微信 意見反饋

掃描關(guān)注摩爾人半導(dǎo)體招聘

摩爾人招聘
確定

您已提交成功

查看幫助中心
對職位有興趣?上傳您的簡歷無需注冊,即可直接投遞您心儀的職位
ASR

數(shù)字設(shè)計(jì)工程師

收藏職位
  • 我要分享
  • 20萬-40萬/年
  • 上海
  • |
  • 1-3年
  • |
  • 本科
  • |
  • 全職

職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,老板nice,十五薪

發(fā)布時(shí)間: 2019-12-10發(fā)布

職位描述


職位描述:
1、主要從事wifi芯片設(shè)計(jì);
2、理解802.11 spec,進(jìn)行RTL設(shè)計(jì)。制定單元級(jí)測試用例,完成單元驗(yàn)證。參與、協(xié)助系統(tǒng)級(jí)測試;
3、對設(shè)計(jì)進(jìn)行初步評估,兼顧后端需求,確保產(chǎn)品功能,性能指標(biāo)達(dá)標(biāo);
4、協(xié)助FPGA原形驗(yàn)證相關(guān)工作;
5、協(xié)助產(chǎn)品測試、調(diào)試和應(yīng)用。
職位要求:
1、微電子、計(jì)算機(jī)、自動(dòng)化或通信專業(yè)本科學(xué)歷,碩士更佳;
2、至少1年以上的數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn),2年更佳。有無線通信基帶數(shù)據(jù)處理芯片設(shè)計(jì)經(jīng)驗(yàn)更佳;
3、精通verilog電路描述語言,熟悉ASIC設(shè)計(jì)前端工作流程,有芯片top級(jí)綜合經(jīng)驗(yàn)更佳;
4、熟悉EDA工具如:Ncverilog,Verdi,DesignCompiler等,熟悉C語言;
5、熟悉FPGA基本原理與設(shè)計(jì)實(shí)現(xiàn),有原形開發(fā)及驗(yàn)證經(jīng)驗(yàn)更佳;
6、責(zé)任心強(qiáng),具有團(tuán)隊(duì)合作精神,能及時(shí)補(bǔ)位。
 

職位發(fā)布者

ASR HR

VP

7天

簡歷處理用時(shí)

100%

簡歷及時(shí)處理率

您還未登錄。已有賬號(hào), 點(diǎn)此登錄,直接投遞

推薦朋友

一鍵投遞