- 25萬(wàn)-45萬(wàn)/年
- 北京
- |
- 5年以上
- |
- 本科
- |
- 全職
職位誘惑: 五險(xiǎn)一金,年底雙薪,股票期權(quán),技術(shù)領(lǐng)先,成長(zhǎng)空間大,老板nice
發(fā)布時(shí)間: 2020-04-16發(fā)布
職位描述
公司具備國(guó)際化的專家團(tuán)隊(duì)，業(yè)界領(lǐng)先的技術(shù)儲(chǔ)備，提供具備競(jìng)爭(zhēng)力的薪酬，目前加入有額外期權(quán)激勵(lì)。
崗位職責(zé)：
1. 數(shù)字SOC前端設(shè)計(jì)，根據(jù)市場(chǎng)要求，定義頂層或模塊級(jí)設(shè)計(jì)spec;根據(jù)設(shè)計(jì)spec完成詳細(xì)設(shè)計(jì)文檔，編寫(xiě)HDL代碼；
2. RTL/布線前/布線后驗(yàn)證，根據(jù)驗(yàn)證需求完成項(xiàng)目的邏輯驗(yàn)證；
3. 綜合/時(shí)序分析/形式驗(yàn)證；
4. 生產(chǎn)產(chǎn)品的測(cè)試向量并與測(cè)試工程師完成測(cè)試向量的調(diào)試；
5. FPGA 原型設(shè)計(jì)；
6. 與系統(tǒng)工程師一起完成FPGA原型或芯片的應(yīng)用級(jí)驗(yàn)證。
任職要求：
1. 碩士5年以上工作經(jīng)驗(yàn)，本科8年以上（特別優(yōu)秀的可放寬工作年限），微電子、電子、通信，半導(dǎo)體物理專業(yè)；
2. 熟悉前端設(shè)計(jì)語(yǔ)言：Verilog或VHDL；
3. 擅長(zhǎng)RTL代碼，熟悉前后設(shè)計(jì)流程；
4. 熟悉驗(yàn)證與測(cè)試；
5. 良好的溝通和流利英語(yǔ)；
6. 良好責(zé)任感和團(tuán)隊(duì)合作能力。
職位發(fā)布者
程付
HR
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友
顯芯科技
領(lǐng)域: 消費(fèi)電子
規(guī)模: 0-50人
主頁(yè): http://www.xianchip.com
工作地址:
北京市大興區(qū)大族廣場(chǎng)
查看完整地圖
滬公網(wǎng)安備31011502017136號(hào)