- 12萬-18萬/年
- 天津
- |
- 工作經驗不限
- |
- 本科
- |
- 全職
職位誘惑: 領先未來的尖端技術 國家級的高端研發(fā)平臺 無限廣闊的市場前景
發(fā)布時間: 2020-07-09發(fā)布
職位描述
崗位職責：
1. 根據(jù)設計目標的功能、性能要求，采用Verilog語言進行代碼設計；
2. 根據(jù)設計目標的面積、時序要求，進行Floorplan設計；
3. 對RTL邏輯代碼進行仿真，驗證其功能正確性；
4. 設計文檔的編寫與維護。
任職要求：
1. 芯片前端設計工作經驗；
2. 微電子學、計算機、通信工程、電子科學與技術等相關專業(yè)；
3. 具備90nm以下工藝ASIC設計經驗；
4. 熟練掌握Verilog語言的RTL設計；
5. 熟悉ASIC的仿真驗證方法；
6. 掌握Questa、VCS、DC、Incisive等主流EDA開發(fā)設計工具；
7. 具有良好的溝通能力、職業(yè)素質和團隊管理能力。
職位發(fā)布者
楊新磊
HR
7天
簡歷處理用時
100%
簡歷及時處理率
天津市濱海新區(qū)信息技術創(chuàng)新中心
領域: 通信網(wǎng)絡
規(guī)模: 200-500人
主頁: http://天津市開發(fā)區(qū)產業(yè)服務外包園信環(huán)西路19號
工作地址:
天津市開發(fā)區(qū)服務外包園信環(huán)西路19號2號樓
查看完整地圖
滬公網(wǎng)安備31011502017136號