工作職責(zé)：
1. 熟練使用Verilog語(yǔ)言進(jìn)行數(shù)字電路設(shè)計(jì)，具備一定的模塊級(jí)電路設(shè)計(jì)及驗(yàn)證能力，理解芯片設(shè)計(jì)
基本流程，熟悉System Verilog語(yǔ)言；
2．能夠獨(dú)立完成模塊級(jí)功能定義，并完成設(shè)計(jì)文檔；
3．能夠完成綜合、驗(yàn)證、形式驗(yàn)證等相關(guān)流程；
4．幫助項(xiàng)目負(fù)責(zé)人完善芯片整體規(guī)劃；
5. 運(yùn)用先進(jìn)的CMOS技術(shù)，實(shí)現(xiàn)數(shù)字電路設(shè)計(jì)；
6. 了解電路工作原理；
7. 開(kāi)發(fā)和改進(jìn)現(xiàn)有的和新的電路解決方案；
8. 仿真電路；
9. 評(píng)估階段時(shí)，介紹并獲得技術(shù)反饋；
10. 歸檔RTL設(shè)計(jì)并與其他設(shè)計(jì)師溝通；
11. 支持系統(tǒng)、現(xiàn)場(chǎng)應(yīng)用工程師；
12. 了解系統(tǒng)級(jí)的結(jié)構(gòu)設(shè)計(jì)；
13. 善于團(tuán)隊(duì)合作，與團(tuán)隊(duì)成員合作解決技術(shù)問(wèn)題；分享技術(shù)知識(shí)；滿足時(shí)間表，按時(shí)完成工作任務(wù)。
 
任職要求：
1. 電子、通信、微電子工程、計(jì)算機(jī)科學(xué)等相關(guān)專業(yè)碩士以上學(xué)歷；
2. 具備一定的集成電路設(shè)計(jì)流程及系統(tǒng)知識(shí)，熟悉信號(hào)處理基本原理；
3. 熟悉圖像及視頻處理技術(shù)，數(shù)字信號(hào)處理，通信協(xié)議優(yōu)先；
4. 熟悉前端EDA工具；
5. 熟悉FPGA原型設(shè)計(jì)為佳；
6. 有SOC設(shè)計(jì)經(jīng)驗(yàn)和片內(nèi)總線知識(shí)，或?qū)Ｓ脭?shù)?；旌螦SIC芯片設(shè)計(jì)經(jīng)驗(yàn)；
7．具有一定的System Verilog建模能力，或熟悉VMM驗(yàn)證方法。