校招：模擬電路設(shè)計(jì)工程師

收藏職位

8萬(wàn)-10萬(wàn)/年
北京
|
應(yīng)屆生/在校生
|
碩士
|
全職

職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,老板nice,股票期權(quán),技術(shù)領(lǐng)先,成長(zhǎng)空間大

發(fā)布時(shí)間: 2022-08-16發(fā)布

職位描述

工作職責(zé)：
1. 設(shè)計(jì)有挑戰(zhàn)性的模擬電路，比如ADC, DAC, LDO, EQ 和PLL等；
2. 參與IC產(chǎn)品的架構(gòu)設(shè)計(jì)和Spec定義；
3. 負(fù)責(zé)完成相關(guān)模擬電路的設(shè)計(jì)，驗(yàn)證，測(cè)試，debug等具體工作；
4. 對(duì)IC設(shè)計(jì)項(xiàng)目的進(jìn)度和質(zhì)量負(fù)責(zé)；
5. 指導(dǎo)版圖設(shè)計(jì)工程師實(shí)現(xiàn)模擬電路的版圖設(shè)計(jì)；
6. 電路版圖的后仿真。
任職要求：
1. 電子、通信、計(jì)算機(jī)、半導(dǎo)體物理、微電子等相關(guān)專業(yè)碩士以上學(xué)歷；
2. 具備實(shí)際模擬電路產(chǎn)品設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
3. 精通OPA, BGR, Comp, LDO, VCO等基礎(chǔ)模塊的設(shè)計(jì)，熟悉工藝和IC開發(fā)流程；
4. 有High speed Serdes, PLL, ADC, DAC設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
5. 有一定的團(tuán)隊(duì)管理經(jīng)驗(yàn)者優(yōu)先；
6. 良好的溝通能力和團(tuán)隊(duì)合作意識(shí)。