- 25萬-45萬/年
- 蘇州
- |
- 應屆生/在校生
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,老板nice,股票期權,技術領先,成長空間大
發(fā)布時間: 2022-08-16發(fā)布
職位描述
工作職責：
1. 相關IC后端設計經(jīng)驗；
2. 負責芯片從Netlist到GDSII的物理設計流程；
3. 熟悉布局布線、物理驗證、功耗壓降分析、寄生參數(shù)提取，DRC&LVS等物理設計流程；
4. 有physically partition, floorplan the entire chip經(jīng)驗；
5. 熟悉whole chip, block level, 從frontend到backend的時序分析，了解綜合，形式驗證，Netlist quality check；
6. 要有40nm以下工藝經(jīng)驗；
7. 有低功耗設計經(jīng)驗優(yōu)先。
任職要求：
1. 使用過redhawk(or cadence eps or Synopsys Primerail)等software，有過IR/EM/PI分析和解決能力；
2. Chip level靜態(tài)及動態(tài)功耗分析的經(jīng)驗；
3. 熟悉電壓變化對器件性能的影響，以及功率噪聲對靜態(tài)時序的影響；
4. 對analog circuit and simulation有一定了解；
5. 對 backend P&R有一定了解；
6. 如果對package and substrate design有一定基礎為佳。
7. 工作經(jīng)驗1-3年（應屆碩士如果有相關經(jīng)驗也可）。
職位發(fā)布者
theresa
HR
7天
簡歷處理用時
100%
簡歷及時處理率
滬公網(wǎng)安備31011502017136號