軟件研發(fā)工程師 - 邏輯綜合 (HSV)
- 25萬-30萬/年
- 上海
- |
- 應屆生/在校生
- |
- 碩士
- |
- 全職
職位誘惑: 老板nice,成長空間大
發(fā)布時間: 2021-01-12發(fā)布
職位描述
職位描述:
(1)負責開發(fā)和維護用于硬件仿真加速器的數(shù)字電路邏輯綜合軟件,包括Verilog/VHDL的編譯、編譯數(shù)據(jù)庫優(yōu)化、電路優(yōu)化、memory綜合等。
(2)應用高效的存儲技術和算法改進編譯數(shù)據(jù)庫和優(yōu)化電路,提升并行計算,提高軟件性能和質量。
(3)根據(jù)仿真加速器的硬件發(fā)展,研究實現(xiàn)新的邏輯綜合功能,滿足電路高速仿真展需求。
職位需求:
(1)計算機,電子或者數(shù)學專業(yè)碩士及以上學歷。
(2)精通Linux/Unix環(huán)境下的C/C++編程,具備扎實的數(shù)據(jù)算法功底,熟悉軟件開發(fā)流程。
(3)有很好的團隊合作精神,英文讀寫流利,聽說熟練。
(4)工作積極熱情,具有探索和創(chuàng)新精神。
(5)熟悉數(shù)字電路仿真與綜合或形式驗證算法者優(yōu)先。
職位發(fā)布者
cadence hr
Sr.Manager&BP
簡歷處理用時
簡歷及時處理率
Cadence
領域: 移動手持,消費電子,通信網(wǎng)絡
規(guī)模: 500-1000人
主頁: http://www.cadence.com.cn/
工作地址:
上海,前灘世貿(mào)中心三期
查看完整地圖