資深模擬電路設(shè)計(jì)工程師/Serdes PHY
- 20萬(wàn)-35萬(wàn)/年
- 上海
- |
- 3年以上
- |
- 碩士
- |
- 全職
職位誘惑: 五險(xiǎn)一金,年底雙薪,天天下午茶,年度旅游,成長(zhǎng)空間大,節(jié)日禮物
發(fā)布時(shí)間: 2019-03-29發(fā)布
職位描述
職位描述:
1. 芯片的Specification和Architecture的制定;
2. 負(fù)責(zé)模擬和混合信號(hào)IC電路Bandgap/LDO/OSC/PLL/Serdes等的設(shè)計(jì)和仿真;
3. 負(fù)責(zé)與版圖工程師溝通并完成電路的版圖設(shè)計(jì);
4. 制定芯片的測(cè)試計(jì)劃,并在流片后配合芯片測(cè)試;
5. 負(fù)責(zé)芯片設(shè)計(jì)過(guò)程中相關(guān)設(shè)計(jì)文檔的寫作。
任職要求:
1. 碩士以上學(xué)歷,電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè),三年以上相關(guān)工作經(jīng)驗(yàn)者優(yōu)先;
2. 熟悉模擬和混合信號(hào)IC電路(Bandgap/LDO/OSC/PLL/Serdes)的設(shè)計(jì)和仿真;
3. 熟悉CMOS工藝模擬集成電路設(shè)計(jì)、流片和測(cè)試流程,有流片和測(cè)試經(jīng)驗(yàn)者優(yōu)先;
4. 熟練運(yùn)用Cadence Virtuoso和Spectre、Hspice等設(shè)計(jì)軟件;
5. 熟悉Layout Guide,能指導(dǎo)版圖工程師進(jìn)行電路版圖設(shè)計(jì);
6. 具有深亞微米電路設(shè)計(jì)經(jīng)驗(yàn);
7. 有良好的英語(yǔ)溝通能力,良好的團(tuán)隊(duì)合作。
職位發(fā)布者
Gloria Tang
HR
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友
上海安路科技
領(lǐng)域: 消費(fèi)電子,智能硬件,通信網(wǎng)絡(luò)
規(guī)模: 50-100人
主頁(yè): http://www.anlogic.com
工作地址:
金科路站
查看完整地圖