- 18萬-25萬/年
- 北京
- |
- 應(yīng)屆生/在校生
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,年度旅游,技術(shù)領(lǐng)先,成長空間大,年底雙薪,老板nice,股票期權(quán),節(jié)日禮物
發(fā)布時間: 2018-01-05發(fā)布
職位描述
工作內(nèi)容：
1) 根據(jù)產(chǎn)品定義，用Verilog語言實現(xiàn)電路功能，并進行仿真驗證；
2) 在FPGA或MCU上完成系統(tǒng)的電路測試驗證；
3) 對模塊進行綜合，并分析時序；
4) 配合測試部門完成芯片的功能性測試、量產(chǎn)測試和系統(tǒng)級測試等工作；
5) 相關(guān)算法研究和分析。
任職要求：
1) 碩士及以上學(xué)歷，電子、微電子、通信及相關(guān)專業(yè)背景，良好的英語讀寫能力，CET-6及以上；
2) 熟練使用Verilog，數(shù)字電路仿真工具（VCS, ModelSim…），數(shù)字綜合，時序分析等EDA軟件；
3) 了解數(shù)字集成電路設(shè)計流程，包括RTL coding, simulation, synthesis, DFT等；
4) 熟悉基本Linux/Unix操作，并有一定Script讀寫能力；
5) 具備較強的團隊合作精神，工作積極主動，有上進心，善于溝通和交流。
如果具備下列條件，將被優(yōu)先考慮：
1) 具有FPGA開發(fā)經(jīng)驗，熟練使用Xilinx，Altera等FPGA開發(fā)工具；
2) 具有電機控制系統(tǒng)相關(guān)的研發(fā)經(jīng)驗；
3) 具有嵌入式MCU或DSP的研發(fā)經(jīng)驗。
職位發(fā)布者
潘銳
運營經(jīng)理
7天
簡歷處理用時
100%
滬公網(wǎng)安備31011502017136號