- 20萬-40萬/年
- 成都
- |
- 3年以上
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,福利好,五險一金,成長空間大,交通補助
發(fā)布時間: 2019-04-29發(fā)布
職位描述
職位描述：
主要從事集成電路芯片和IP的數(shù)字邏輯設計工作。工作內(nèi)容包括：
--IP和芯片的架構設計，邏輯設計，代碼編寫/仿真；
--IP和芯片的邏輯綜合，時序分析，F(xiàn)PGA原型設計；
任職要求：
- 3年以上數(shù)據(jù)通訊IC設計相關工作經(jīng)驗，熟悉Verilog/SystemVerilog；
- 熟悉PCIE協(xié)議或者RapidIO協(xié)議或者Ethernet交換網(wǎng)絡芯片設計
- 熟悉RTL編程、EDA仿真、FPGA測試驗證
- 能獨立解決問題，有良好的文檔習慣，有較好的溝通能力及團隊精神；
職位發(fā)布者
楊亮
HR
7天
簡歷處理用時
100%
滬公網(wǎng)安備31011502017136號