數(shù)字集成電路設(shè)計(jì)師【資深】

收藏職位

20萬-40萬/年
蘇州
|
5年以上
|
碩士
|
全職

職位誘惑: 五險(xiǎn)一金,年底雙薪,成長(zhǎng)空間大,年度旅游,節(jié)日禮物,股票期權(quán)

發(fā)布時(shí)間: 2019-03-08發(fā)布

職位描述

崗位職責(zé)：
（1）定義和設(shè)計(jì)IC架構(gòu)、模塊結(jié)構(gòu)并編寫design spec和test plan；
（2）使用Verilog VHDL編寫IC頂層代碼及模塊的RTL級(jí)代碼；
（3）編寫測(cè)試向量對(duì)模塊進(jìn)行仿真驗(yàn)證；
（4）搭建FPGA測(cè)試平臺(tái)進(jìn)行芯片級(jí)測(cè)試驗(yàn)證；
（5）進(jìn)行數(shù)字模塊的芯片綜合和時(shí)序分析；
（6）輔助全芯片系統(tǒng)設(shè)計(jì)、混合仿真；
（7）協(xié)助版圖設(shè)計(jì)，指導(dǎo)數(shù)字布局布線，進(jìn)行后端功能和時(shí)序驗(yàn)證；
（8）協(xié)助測(cè)試工程師完成芯片測(cè)試和驗(yàn)證工作；
（9）編寫完整的設(shè)計(jì)和驗(yàn)證報(bào)告。
任職要求：
（1）微電子、電子工程等相關(guān)專業(yè)本科及碩士以上學(xué)歷，5年以上相關(guān)工作經(jīng)驗(yàn)。
（2）熟練掌握數(shù)字IC設(shè)計(jì)流程和主流EDA工具，能獨(dú)立完成設(shè)計(jì)、仿真、綜合、時(shí)序分析及形式驗(yàn)證。
（3）精通verilog語言, 熟悉FPGA設(shè)計(jì)流程及相關(guān)工具。
（4）熟悉MCU架構(gòu)，有獨(dú)立8位MCU設(shè)計(jì)能力者優(yōu)先。