模擬集成電路設(shè)計師
- 35萬-50萬/年
- 成都
- |
- 工作經(jīng)驗不限
- |
- 本科
- |
- 全職
職位誘惑: 成長空間大,五險一金,年終獎金,股票期權(quán),通訊津貼,交通補(bǔ)助,節(jié)日禮物
發(fā)布時間: 2024-01-12發(fā)布
職位描述
崗位描述:負(fù)責(zé)CMOS、PLL模擬芯片的設(shè)計開發(fā)。
崗位職責(zé):
1、負(fù)責(zé)設(shè)計模擬集成電路,主要包括ADC/DAC、RFIC、SerDes和光通信類芯片;
2、負(fù)責(zé)完成電路的設(shè)計、仿真和驗證;
3、配合版圖工程師完成版圖設(shè)計;
任職資格:
1、本科以上學(xué)歷,電子、通信和微電子類相關(guān)專業(yè);
2、精通模擬電路設(shè)計、仿真、驗證和版圖設(shè)計,深刻理解CMOS工藝,能熟練運用EDA工具;
3、本科3年碩士1年及以上IC設(shè)計經(jīng)驗,具有RFIC、ADC或光通信芯片等高速芯片設(shè)計經(jīng)驗者優(yōu)先。