版圖設(shè)計(jì)工程師
- 15萬-30萬/年
- 北京
- |
- 3年以上
- |
- 本科
- |
- 全職
職位誘惑: 成長空間大,技術(shù)領(lǐng)先,老板nice,年底雙薪,股票期權(quán)
發(fā)布時(shí)間: 2020-04-16發(fā)布
職位描述
崗位職責(zé):
1. 根據(jù)模擬、混合信號電路的設(shè)計(jì)需求,考慮匹配、寄生參數(shù)、電流密度等需求,完成電路的版圖設(shè)計(jì);
2. 協(xié)助電路設(shè)計(jì)工程師完成芯片debug工作。
任職要求:
1. 具有基本CMOS設(shè)計(jì)和工藝知識;
2. 本科以上學(xué)歷,電子工程及相關(guān)專業(yè);
3. 3年以上模擬版圖設(shè)計(jì)經(jīng)驗(yàn);
4. 熟練掌握版圖設(shè)計(jì)驗(yàn)證工具,如Virtuoso和calibre,能夠獨(dú)立完成DRC/LVS/ERC等檢查;
5. 有OLED 和LCD版圖設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先
6. 工作有耐心,良好的團(tuán)隊(duì)合作和溝通能力。
備注:此崗位接收能長期發(fā)展的實(shí)習(xí)生或應(yīng)屆畢業(yè)生(畢業(yè)前實(shí)習(xí)時(shí)間不少于70%)。實(shí)習(xí)生考勤一如正式員工,享受法定節(jié)假日,單雙休,簽實(shí)習(xí)協(xié)議,畢業(yè)前兩個月發(fā)OFFER,薪酬視實(shí)習(xí)期表現(xiàn)而定。
職位發(fā)布者
程付
HR
簡歷處理用時(shí)
簡歷及時(shí)處理率
推薦朋友