- 20萬-40萬/年
- 深圳
- |
- 1-3年
- |
- 本科
- |
- 全職
職位誘惑: 年底雙薪,年終獎金,老板nice,年度旅游,技術(shù)領(lǐng)先,成長空間大,節(jié)日禮物,五險一金,福利好
發(fā)布時間: 2020-11-30發(fā)布
職位描述
崗位要求:
1.精通Verilog,HDL代碼編寫及驗證，了解VCS/ISE/Quarter/NC-Verilog/PT/DC等數(shù)字電路設(shè)計工具；
2.熟練使用ADMS或VCS+XA等數(shù)模混合仿真軟件工具；
3.有SOC或者M(jìn)CU項目設(shè)計經(jīng)驗；
4.熟悉掌握數(shù)字電路設(shè)計流程及方法，熟悉集成電路制造工藝；
5.有良好的數(shù)字信號處理基礎(chǔ)，對邏輯綜合，時序收斂，形成驗證等數(shù)字前端設(shè)計方法有一定了解；
6.兩年以上的工作經(jīng)驗；
職位職責(zé):
1.根據(jù)系統(tǒng)要求制定芯片規(guī)格，并制定各個模塊的指標(biāo)要求；
2.根據(jù)芯片規(guī)格制定數(shù)字總體方案；
3.數(shù)字演算法的建模仿真；
4.數(shù)字電路設(shè)計與驗證及設(shè)計驗證文檔的撰寫；
5.指導(dǎo)后端版圖，協(xié)助測試；
職位發(fā)布者
深圳信煒科技有限公司
HR
7天
簡歷處理用時
100%
簡歷及時處理率
您還未登錄。已有賬號， 點(diǎn)此登錄，直接投遞
推薦朋友
滬公網(wǎng)安備31011502017136號