IP設(shè)計(jì)工程師
- 10萬-15萬/年
- 廈門
- |
- 1-3年
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,五險(xiǎn)一金,福利好,老板nice,天天下午茶,交通補(bǔ)助,通訊津貼,技術(shù)領(lǐng)先,年度旅游,成長空間大,年底雙薪
發(fā)布時(shí)間: 2019-05-08發(fā)布
職位描述
崗位職責(zé)
1. 參與NAND Flash存儲控制器系統(tǒng)設(shè)計(jì),設(shè)計(jì)軟硬件接口,撰寫設(shè)計(jì)文檔,完成RTL編碼和模塊單元驗(yàn)證;
2. 撰寫模塊需求說明和測試場景說明,促進(jìn)開發(fā)和驗(yàn)證團(tuán)隊(duì)達(dá)到設(shè)計(jì)需求;
3. 配合ASIC后端布線實(shí)現(xiàn)以及時(shí)序收斂,負(fù)責(zé)軟硬件聯(lián)合調(diào)試時(shí)的問題定位;
4. 集成開發(fā)調(diào)試工作,邏輯開發(fā)項(xiàng)目管理等。
任職要求
1.電子工程專業(yè)或計(jì)算機(jī)專業(yè)碩士,2年以上FPGA/ASIC開發(fā)工作經(jīng)驗(yàn);
2.有扎實(shí)的RTL設(shè)計(jì)能力,良好的邏輯架構(gòu)設(shè)計(jì)規(guī)劃以及文檔編寫能力,豐富軟硬件聯(lián)合設(shè)計(jì)調(diào)試經(jīng)驗(yàn),良好RTL編碼風(fēng)格,以及較強(qiáng)的單元驗(yàn)證能力;
3.具有ASIC前后端實(shí)現(xiàn)背景知識,有基本的綜合,時(shí)序分析的基本能力。了解SDC約束設(shè)計(jì),以及UPF low power設(shè)計(jì);
4.熟悉Perl/Python/TCL等腳本語言,有Makefile腳本仿真實(shí)現(xiàn)的經(jīng)驗(yàn),熟悉版本管理控制方法;
5.有較好C語言編程能力;
6.善于自我驅(qū)動和團(tuán)隊(duì)合作。
職位發(fā)布者
張小蕓
HR
簡歷處理用時(shí)
簡歷及時(shí)處理率
推薦朋友