Analog IC工程師
- 19萬(wàn)-30萬(wàn)/年
- 無(wú)錫
- |
- 3年以上
- |
- 本科
- |
- 全職
職位誘惑: 年底雙薪,五險(xiǎn)一金,福利好,老板nice,成長(zhǎng)空間大
發(fā)布時(shí)間: 2018-07-27發(fā)布
職位描述
工作內(nèi)容:
Ø 根據(jù)客戶(hù)需求,確定電路架構(gòu)和關(guān)鍵指標(biāo),完成模擬IC模塊級(jí)或系統(tǒng)級(jí)的設(shè)計(jì)、仿真與驗(yàn)證。
Ø 協(xié)助layout工程師完成版圖規(guī)劃和關(guān)鍵信號(hào)的布線(xiàn),確保post-sim和EMIR等滿(mǎn)足設(shè)計(jì)指標(biāo)。
Ø 制定詳細(xì)的測(cè)試計(jì)劃,協(xié)助測(cè)試工程師完成芯片測(cè)試和debug工作。
Ø 協(xié)助FAE解決客戶(hù)在應(yīng)用芯片過(guò)程中遇到的問(wèn)題。
Ø 文檔寫(xiě)作和整理工作,包括:Design Report、Simulation Report、Test Plan和Datasheet等各類(lèi)技術(shù)文檔。
崗位要求:
Ø IC,EE或其他相關(guān)專(zhuān)業(yè)。
Ø 碩士3~8年Analog IC設(shè)計(jì)經(jīng)驗(yàn)(或本科5~10年)。
Ø 具備扎實(shí)的模擬電路基礎(chǔ),熟悉CMOS,BJT,ESD等器件特性,IC制造工藝及相關(guān)知識(shí)。
Ø 熟悉Analog IC的設(shè)計(jì)流程,熟練掌握Cadence Virtuoso, ADE L/XL, Spectre/APS等開(kāi)發(fā)環(huán)境,并掌握基本的Linux指令。
Ø 有如下電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先:ADC/DAC,PMU,LDO,OPA/Comparator,PLL,Serdes等。
Ø 熟悉Verilog-A/Verilog等建模語(yǔ)言者優(yōu)先。
Ø 熟悉Cadence mixed-signal仿真環(huán)境irun/Simvision者優(yōu)先。
Ø 擁有汽車(chē)級(jí)IC流片經(jīng)驗(yàn)者優(yōu)先。
Ø 良好的溝通能力和團(tuán)隊(duì)合作意識(shí)。
職位發(fā)布者
蔡艷
HR
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友
Indie Microelectronics
領(lǐng)域: 汽車(chē)電子,醫(yī)療電子,工業(yè)控制
規(guī)模: 0-50人
主頁(yè): http://www.indiemicro.com.cn
工作地址:
無(wú)錫新吳區(qū)清源路18號(hào)530創(chuàng)業(yè)大廈
查看完整地圖