工作職責(zé)：                                          
1、負(fù)責(zé)數(shù)字IP開(kāi)發(fā)、設(shè)計(jì)、文檔編寫(xiě)；                                       
2、對(duì)設(shè)計(jì)、測(cè)試中發(fā)現(xiàn)的問(wèn)題進(jìn)行詳細(xì)分析和準(zhǔn)確定位，與相關(guān)人員討論解決方案；         
3、提出對(duì)項(xiàng)目的進(jìn)一步改進(jìn)的建議，并評(píng)估改進(jìn)方案是否合理；
4、完成所負(fù)責(zé)部分的rtl仿真驗(yàn)證，及在系統(tǒng)中的仿真驗(yàn)證，包括前后仿真驗(yàn)證；
5、協(xié)助驗(yàn)證工程師完成fpga驗(yàn)證。
6、協(xié)助測(cè)試工程師完成芯片測(cè)試
崗位要求：  
1、 微電子或電子類相關(guān)專業(yè)；                                        
2、 2年以上芯片前端設(shè)計(jì)實(shí)際工作經(jīng)驗(yàn)，有成功流片經(jīng)驗(yàn)者優(yōu)先；               
3、 熟練使用spyglass、nlint、verdi、vcs/ncsim、DC等 EDA工具。
4、 精通verilog HDL語(yǔ)言，RTL代碼風(fēng)格規(guī)范，可自行編寫(xiě)測(cè)試激勵(lì)。           
5、 熟悉c語(yǔ)言對(duì)一些簡(jiǎn)單測(cè)試pattern可自己修改仿真驗(yàn)證。                     
6、 熟悉數(shù)字IC電路前端設(shè)計(jì)流程。                             
7、 熟悉cshell或bash、perl等常用腳本。
8、 有無(wú)線通信相關(guān)項(xiàng)目經(jīng)驗(yàn)（加分項(xiàng)）。
9、 有vmm/uvm驗(yàn)證經(jīng)驗(yàn)（加分項(xiàng)）。