SOC工程師-綜合&靜態(tài)時序分析工程師
- 18萬-30萬/年
- 無錫
- |
- 5年以上
- |
- 本科
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,十五薪
發(fā)布時間: 2019-04-28發(fā)布
職位描述
1、負(fù)責(zé)芯片的綜合約束設(shè)計(jì)、環(huán)境搭建、SOC芯片邏輯綜合、實(shí)現(xiàn);
2、與設(shè)計(jì)團(tuán)隊(duì)合作優(yōu)化芯片時序、面積、功耗;
3、完成芯片的靜態(tài)時序分析、形式驗(yàn)證、Timing Sign Off ;
崗位需求
1、模塊級或者芯片級的STA&綜合經(jīng)驗(yàn)五年以上;
2、至少2-3個ASIC或SOC 綜合&靜態(tài)時序分析經(jīng)驗(yàn);
3、熟練運(yùn)用DC/PT/Formal等EDA工具以及TCL/TK腳本;
4、理解 Timing Sign-Off Checks;
職位發(fā)布者
中電??禑o錫科技有限公司
HR
簡歷處理用時
簡歷及時處理率
推薦朋友