您將從事：
1、負(fù)責(zé)FPGA產(chǎn)品IO\PLL\時鐘相關(guān)模塊的測試用例的設(shè)計方案制定；
2、負(fù)責(zé)運(yùn)用ATPG工具進(jìn)行DFT電路的測試驗證、板上調(diào)試、覆蓋率總結(jié)與優(yōu)化設(shè)計，并參與產(chǎn)品架構(gòu)階段的DFT設(shè)計方案制定；
3、負(fù)責(zé)芯片的DC、AC參數(shù)的測試；
4、負(fù)責(zé)芯片模塊的制造性缺陷（靜態(tài)缺陷、傳輸路徑缺陷、時序缺陷等）的測試用例開發(fā)、調(diào)試與優(yōu)化；
5、進(jìn)行數(shù)據(jù)分析、失效分析，跟進(jìn)異常處理，推動良率優(yōu)化。
您需具備：
1、微電子、電子工程、集成電路、通信或相關(guān)專業(yè)本科或以上學(xué)歷；
2、3年以上芯片測試或者FPGA開發(fā)工作經(jīng)驗，英語熟練，有芯片測試經(jīng)驗者優(yōu)先；
3、掌握ATPG工具進(jìn)行DFT測試向量的開發(fā)以及覆蓋率統(tǒng)計、優(yōu)化；
4、熟悉板級測試、調(diào)試手段和方法，有應(yīng)用調(diào)板經(jīng)驗者優(yōu)先；
5、熟悉芯片仿真相關(guān) EDA 工具的使用（如VCS，NCSIM等），能熟練使用Verilog；
6、有芯片的IO接口DC、AC特性參數(shù)、PLL/DLL/ADC/時鐘相關(guān)性能測試經(jīng)驗者優(yōu)先；
7、工作積極、主動、好學(xué)、善于思考。