崗位職責(zé)：
1、主要從事ASIC設(shè)計(jì)以及專用芯片SOC設(shè)計(jì)，負(fù)責(zé)芯片前端實(shí)現(xiàn)；
2、系統(tǒng)算法的verilog實(shí)現(xiàn)，負(fù)責(zé)各子模塊的系統(tǒng)整合與接口規(guī)劃；
3、完成數(shù)字電路模塊設(shè)計(jì)，RTL設(shè)計(jì)、仿真驗(yàn)證、綜合、時(shí)序分析、功耗分析、形式驗(yàn)證、規(guī)范輸出等；
4、負(fù)責(zé)設(shè)計(jì)過(guò)程中關(guān)鍵技術(shù)難點(diǎn)的解決工作；
5、獨(dú)立處理和解決所承擔(dān)的任務(wù)，編寫(xiě)相應(yīng)的設(shè)計(jì)文檔；
6、協(xié)助FPGA原形驗(yàn)證、產(chǎn)品測(cè)試、調(diào)試和應(yīng)用；

任職要求：
1、學(xué)歷：本科及以上學(xué)歷
2、專業(yè)：微電子、通信，電工等相關(guān)專業(yè)
3、經(jīng)驗(yàn)：
A   2年以上大規(guī)模數(shù)字集成電路設(shè)計(jì)相關(guān)經(jīng)驗(yàn)，有實(shí)際芯片流片和量產(chǎn)經(jīng)驗(yàn)；
B   有數(shù)模混合信號(hào)集成電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
4、技能：
A   具有扎實(shí)的數(shù)字電路理論基礎(chǔ)；
B   深入理解數(shù)字集成電路的設(shè)計(jì)技術(shù)和流程；
C   熟練掌握VHDL/Verilog/nLint等語(yǔ)言工具；
D   熟練掌握NC/VCS/Model Sim等仿真工具；
E   熟練掌握SYNOPSYS的綜合（DesignCompiler DFTCompiler PowerCompiler）、靜態(tài)時(shí)序分析（PrimeTime）、形式驗(yàn)證  
   （Formality）等分析工具，了解P&R工具的時(shí)鐘樹(shù)綜合（CTS）過(guò)程；
F    熟悉SHELL、TCL及PERL等腳本語(yǔ)言，能編寫(xiě)設(shè)計(jì)及仿真腳本；
G   具有良好的英語(yǔ)技術(shù)文檔閱讀能力
H   熟悉典型的外設(shè)通信協(xié)議，如SPI、UART、CAN、IIC、EBI接口等,熟悉USB、SDIO、1394、PCIE、SATA等接口協(xié)議者更好；
I     熟悉ARM及PowerPC等微處理器架構(gòu)及其工作原理者優(yōu)先；
5、團(tuán)隊(duì)：
A   有團(tuán)隊(duì)合作精神，良好的溝通能力，積極主動(dòng)，有責(zé)任心及創(chuàng)新精神；
B   有較強(qiáng)的學(xué)習(xí)能力，樂(lè)于分享，開(kāi)放務(wù)實(shí)；