1. 按照產(chǎn)品定義完成芯片的模塊設(shè)計(jì)、系統(tǒng)設(shè)計(jì)；
2. 負(fù)責(zé)設(shè)計(jì)文檔的撰寫(xiě)，數(shù)字電路結(jié)構(gòu)和代碼設(shè)計(jì)；
3. 協(xié)助驗(yàn)證工程師進(jìn)行數(shù)字電路的仿真、FPGA驗(yàn)證，進(jìn)行產(chǎn)品測(cè)試、調(diào)試和應(yīng)用；
4. 依照產(chǎn)品定義和設(shè)計(jì)SPEC完成驗(yàn)證和制定，了解設(shè)計(jì)并制定測(cè)試方案；
5. 開(kāi)發(fā)和維護(hù)模塊級(jí)、芯片級(jí)驗(yàn)證環(huán)境，編寫(xiě)測(cè)試用例，實(shí)施驗(yàn)證計(jì)劃；
6. 與設(shè)計(jì)工程師密切合作，執(zhí)行白盒、灰盒驗(yàn)證和后仿真；
7. 分析覆蓋率數(shù)據(jù)，編寫(xiě)相關(guān)文檔和驗(yàn)證報(bào)告。
職位要求：
1、具有2 年以上數(shù)字類芯片或SOC 子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)，熟悉芯片開(kāi)發(fā)流程；
2、熟練掌握芯片SOC 內(nèi)嵌子系統(tǒng)架構(gòu)分析、系統(tǒng)設(shè)計(jì)、驗(yàn)證經(jīng)驗(yàn)。
3、熟練掌握Verilog 等數(shù)字芯片設(shè)計(jì)語(yǔ)言，具備復(fù)雜同步和時(shí)鐘電路的設(shè)計(jì)能力。
4、掌握SysterVerilog/UVM/VMM 等驗(yàn)證語(yǔ)言、驗(yàn)證工具和方法、編寫(xiě)testbench 進(jìn)行模塊驗(yàn)
證
5、熟悉基于AMBA 協(xié)議的Soc 架構(gòu)，有較好的數(shù)模電路，Serdes、PCIE、ETH、DDR 等高速
接口，信號(hào)與系統(tǒng)基礎(chǔ)知識(shí)；電子類相關(guān)專業(yè)，微電子和通信專業(yè)優(yōu)先。
6、扎實(shí)的數(shù)字電路設(shè)計(jì)理論基礎(chǔ)。
7、良好的EDA 工具能力（GVIM/DC/PT/Formality/VCS/NC/Verdi 等）
8、良好的英語(yǔ)能力。
9、良好的團(tuán)隊(duì)合作精神。