- 30萬(wàn)-60萬(wàn)/年
- 上海
- |
- 3年以上
- |
- 本科
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,老板nice,年底雙薪,年度旅游,技術(shù)領(lǐng)先,成長(zhǎng)空間大
發(fā)布時(shí)間: 2022-11-10發(fā)布
職位描述
崗位職責(zé):崗位職責(zé)：1. 負(fù)責(zé)SoC系統(tǒng)級(jí)/子系統(tǒng)/模塊級(jí)驗(yàn)證策略的定義2. 負(fù)責(zé)SoC系統(tǒng)級(jí)/子系統(tǒng)/模塊級(jí)基于UVM驗(yàn)證環(huán)境的搭建和驗(yàn)證工作3. 負(fù)責(zé)SoC系統(tǒng)級(jí)/子系統(tǒng)/模塊級(jí)測(cè)試用例的定義，開(kāi)發(fā)，以及相應(yīng)驗(yàn)證標(biāo)準(zhǔn)的制定4. 參與下一代高性能Server SoC驗(yàn)證方法與流程的優(yōu)化與研究5. 配合Design，EMU/FPGA與軟件團(tuán)隊(duì)完成系統(tǒng)驗(yàn)證工作
任職資格:崗位要求：1. 熟悉ASIC/SoC設(shè)計(jì)開(kāi)發(fā)流程，熟悉SoC架構(gòu)2. 具有ASIC/SoC芯片驗(yàn)證（3-10）年工作經(jīng)驗(yàn)，掌握模塊級(jí)，系統(tǒng)級(jí)驗(yàn)證方法3. 具有X86core, PCIE, Fabric, DDR, USB等IP/SoC設(shè)計(jì)驗(yàn)證背景優(yōu)先4. 熟悉IC設(shè)計(jì)相關(guān)的EDA工具的使用，比如VCS，Verdi等5. 熟悉Verilog, C, C++,SystemVerilog及UVM驗(yàn)證方法學(xué) 6. 熟悉腳本語(yǔ)言，包括perl, shell, ruby, tcl等7. 工作積極主動(dòng)，溝通能力強(qiáng)，有良好的分析問(wèn)題，解決問(wèn)題的能力
職位發(fā)布者
孫曉琛
HR
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友
滬公網(wǎng)安備31011502017136號(hào)