工作主要內(nèi)容
1. 完成模擬電路的版圖設(shè)計開發(fā)，包括芯片版圖布局，電源分配等;
2. 按要求設(shè)計IC版圖，包括信號走線，電阻及晶體管的匹配，大電流走線，ESD器件，Latch up rule等方面的考慮；
3. 負責版圖寄生參數(shù)的抽取，物理驗(DRC,LVS,xRC)及后仿真等；
4. 做好DRC、LVS、GDS、NETLIST、及LAYOUT等數(shù)據(jù)檢查；
5. 完成芯片tape-out相關(guān)工作，并與Foundry廠家緊密合作，提高芯片的量產(chǎn)良率；

資格要求：
1.電子、微電子等相關(guān)專業(yè)本科以上學(xué)歷（應(yīng)屆生或有工作經(jīng)驗者均可應(yīng)聘）；
2. 1～3年以上模擬版圖工作經(jīng)驗，熟悉ESD, ERC, DFM, IR drop, EM知識，理解深亞微米工藝；
3.熟悉Synopsys/Cadence/Mentor等EDA軟件工具及開發(fā)流程。擅長Perl/Tcl/Shell等語言。4.對于模擬IP的各個應(yīng)用場景（低功耗，高性能，可靠性（ESD），良率，高低溫）有一定的理解和經(jīng)驗；5.在ADC/DAC、LVDS、PLL、VCO、USB、DDR、Serdes、Bandgap、LDO等IP有成功流片經(jīng)驗者優(yōu)先；6. 有良好的溝通能力和團隊精神。

其他說明：
1. 本職位是為委托公司招聘。招聘公司是集成電路領(lǐng)域具備數(shù)十年經(jīng)驗的資深專家組建的高科技企業(yè)，承擔本領(lǐng)域前沿技術(shù)和國家重大項目研發(fā)；
2. 公司處于快速發(fā)展期，提供優(yōu)越的辦公環(huán)境，專業(yè)指導(dǎo)和具備競爭力的待遇。
3. 工作地點位于北京經(jīng)濟技術(shù)開發(fā)區(qū)（亦莊）核心區(qū)。