崗位職責(zé)：
1. 負(fù)責(zé)芯片模塊設(shè)計(jì)與模塊驗(yàn)證；
2. 根據(jù)模塊規(guī)格要求，與軟件確定軟硬件劃分，完成模塊詳細(xì)設(shè)計(jì)；
3. 負(fù)責(zé)所設(shè)計(jì)模塊的基本功能驗(yàn)證；
4. 負(fù)責(zé)SoC系統(tǒng)或子系統(tǒng)集成；
5. 對(duì)模塊集成、驗(yàn)證、測(cè)試和調(diào)試提供技術(shù)支持；
6. 負(fù)責(zé)前端flow的工作，包括SDC，UPF編寫和調(diào)試，綜合、形式驗(yàn)證、時(shí)序檢查等工作；
7. 參與項(xiàng)目立項(xiàng)要求的技術(shù)評(píng)估；
8. 負(fù)責(zé)所設(shè)計(jì)模塊在產(chǎn)品開發(fā)階段的技術(shù)支持；
9. 負(fù)責(zé)部門安排的新技術(shù)預(yù)研相關(guān)工作；
10. 參與部門安排的技術(shù)評(píng)審工作;
11. 部門安排的其他工作。
崗位要求：
1. 學(xué)歷/所受培訓(xùn)：通信、電子工程、微電子等相關(guān)專業(yè)碩士以上學(xué)歷（本科專業(yè)經(jīng)驗(yàn)豐富者同等考慮）；
2. 能力要求：兩年以上數(shù)字集成電路設(shè)計(jì)/驗(yàn)證經(jīng)驗(yàn)；掌握數(shù)字集成電路設(shè)計(jì)流程；精通數(shù)字電路設(shè)計(jì)原理；精通verilog語言；熟練使用EDA設(shè)計(jì)驗(yàn)證工具；
3. 其它要求：有較好的英語讀寫能力；有較強(qiáng)的責(zé)任心，認(rèn)真細(xì)致；有較強(qiáng)的自我學(xué)習(xí)能力；良好的英語聽、說、讀、寫能力；良好的溝通協(xié)作能力。