(Senior/Staff) 模擬/混合信號(hào)電路設(shè)計(jì)工程師
- 30萬-40萬/年
- 上海
- |
- 3年以上
- |
- 本科
- |
- 全職
職位誘惑: 五險(xiǎn)一金,年終獎(jiǎng)金,福利好,老板nice,股票期權(quán),成長空間大,節(jié)日禮物
發(fā)布時(shí)間: 2021-07-30發(fā)布
職位描述
崗位職責(zé):
1.參與開發(fā)高性能FPGA核心IP電路設(shè)計(jì)。
2.具體工作方向包括FPGA電路中的模擬電路、混合信號(hào)電路、通用輸入輸出接口電路、DDR電路以及FPGA高速運(yùn)算單元電路的設(shè)計(jì)。
3.工作內(nèi)容包括設(shè)計(jì)規(guī)范制定、電路的設(shè)計(jì)和仿真驗(yàn)證、團(tuán)隊(duì)協(xié)作支持(協(xié)同版圖設(shè)計(jì)/應(yīng)用支持/軟件模型支持等)、測(cè)試調(diào)試等等。
崗位要求:
1.微電子學(xué)或相關(guān)專業(yè)碩士及以上學(xué)歷。
2.良好的溝通能力、持續(xù)學(xué)習(xí)能力。
3.具有團(tuán)隊(duì)協(xié)作精神。
4.具有良好的模擬集成電路設(shè)計(jì)基礎(chǔ)/半導(dǎo)體物理基礎(chǔ)/數(shù)字集成電路設(shè)計(jì)基礎(chǔ)知識(shí)。
5.具有良好的英語交流能力。
Job Description:
FPGA circuit design, on Analog and Mixed Signal Circuit, like BGR, PLL, DSP, DLB,
simualte design with help to meet specification and optimization performance, do post-layout simulation
職位發(fā)布者
高云半導(dǎo)體
HR
簡歷處理用時(shí)
簡歷及時(shí)處理率
推薦朋友
廣東高云半導(dǎo)體科技股份有限公司
領(lǐng)域: 消費(fèi)電子,智能硬件,醫(yī)療電子
規(guī)模: 100-200人
工作地址:
上海:上海浦東張江盛夏路666號(hào)盛銀廣場(chǎng)E棟8樓801室
查看完整地圖