高級(jí)模擬電路設(shè)計(jì)工程師
- 15萬-30萬/年
- 北京
- |
- 3年以上
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,技術(shù)領(lǐng)先,成長空間大,老板nice,股票期權(quán),免費(fèi)班車
發(fā)布時(shí)間: 2021-01-19發(fā)布
職位描述
工作內(nèi)容:
1. 根據(jù)系統(tǒng)需求與芯片定義制定模擬/混合信號(hào)電路架構(gòu),確定各模塊技術(shù)指標(biāo)
2. 關(guān)鍵模塊電路設(shè)計(jì)與仿真驗(yàn)證
3. 規(guī)劃芯片及模塊floor plan,指導(dǎo)版圖工程師進(jìn)行版圖設(shè)計(jì)
4. 芯片各模塊整體集成、模擬模塊建模,配合芯片整體聯(lián)合仿真
5. 協(xié)助編寫產(chǎn)品技術(shù)文文檔、應(yīng)用手冊(cè)
6. 協(xié)助制定芯片測(cè)試、驗(yàn)證方案
7. 協(xié)助其他部門設(shè)計(jì)芯片應(yīng)用方案、解決芯片生產(chǎn)和應(yīng)用過程中出現(xiàn)的問題。
任職要求:
1. 微電子等相關(guān)專業(yè)碩士及以上學(xué)歷,3年以上集成電路設(shè)計(jì)相關(guān)工作,有成功tapeout經(jīng)驗(yàn)。
2. 熟悉半導(dǎo)體工藝和器件知識(shí);精通電路系統(tǒng)原理和IC設(shè)計(jì)流程;精通opamp、LDO、Bandgap、CP、AD/DA、PLL等模塊設(shè)計(jì);熟練運(yùn)用EDA工具。
3. 熟悉時(shí)域、頻域、相域分析,對(duì)低功耗設(shè)計(jì)、噪聲控制有深入了解。熟練讀寫英文技術(shù)文檔。熟悉sigma-delta設(shè)計(jì),有DSP基礎(chǔ)者優(yōu)先考慮
4. 具有良好的團(tuán)隊(duì)精神和敬業(yè)精神,具有較強(qiáng)學(xué)習(xí)溝通能力,自我驅(qū)動(dòng)。
職位發(fā)布者
王美玲
HR
簡歷處理用時(shí)
簡歷及時(shí)處理率
推薦朋友
澤聲科技
領(lǐng)域: 智能硬件,通信網(wǎng)絡(luò),醫(yī)療電子
規(guī)模: 0-50人
主頁: http://www.zettasensing.com
工作地址:
北京市門頭溝區(qū)石龍陽光大廈
查看完整地圖