- 30萬-60萬/年
- 深圳
- |
- 工作經(jīng)驗(yàn)不限
- |
- 碩士
- |
- 全職
職位誘惑: 五險一金,福利好,老板nice,股票期權(quán),技術(shù)領(lǐng)先,成長空間大
發(fā)布時間: 2020-09-15發(fā)布
職位描述
職責(zé)：
1. 負(fù)責(zé)制定高覆蓋率的芯片/模塊驗(yàn)證計劃；
2. 用SystemVerilog以及各種驗(yàn)證方法學(xué)（覆蓋率模型，帶約束的隨機(jī)向量生成等）進(jìn)行模塊以及全芯片的驗(yàn)證；
3. 執(zhí)行帶時序的后仿真工作；
4. 為芯片測試工程師提供測試機(jī)測試向量；
5. 在基于ARM的SOC芯片中利用固件代碼（C/C++）進(jìn)行芯片測試；
6. 幫助FPGA工程師搭建并調(diào)試芯片/模塊的FPGA驗(yàn)證環(huán)境。
要求：
1. 理解UVM流程和環(huán)境；
2. 有使用設(shè)計和驗(yàn)證工具的經(jīng)驗(yàn)；
3. 具有Verilog、UVM測試架構(gòu)和系統(tǒng)的驗(yàn)證知識；
4. 具有SoC架構(gòu)知識；
5. 具有C++編程經(jīng)驗(yàn)；
6. 具有團(tuán)隊(duì)合作精神及對勝利的渴望；
7. 具有良好的溝通能力；
8. EECS碩士優(yōu)先。
職位發(fā)布者
7天
簡歷處理用時
100%
簡歷及時處理率
您還未登錄。已有賬號， 點(diǎn)此登錄，直接投遞
推薦朋友
滬公網(wǎng)安備31011502017136號