1. 根據(jù)產(chǎn)品需求，與設(shè)計(jì)團(tuán)隊(duì)合作定義產(chǎn)品規(guī)格；
2. 根據(jù)需求文檔分解測試點(diǎn)，制定模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證方案；
3. 開發(fā)驗(yàn)證組件或VIP，如driver、scoreboard等，搭建并維護(hù)仿真驗(yàn)證平臺(tái)；
4. 開發(fā)測試用例，負(fù)責(zé)用例回歸測試；
5. 收集代碼覆蓋率，功能覆蓋率，assertion覆蓋率，輸出驗(yàn)證報(bào)告。
6. 負(fù)責(zé)ASIC網(wǎng)表仿真，后仿真。
7. 協(xié)助軟件團(tuán)隊(duì)完成FPGA原型測試。

基本要求：
1. 大學(xué)本科及以上學(xué)歷，電子類相關(guān)專業(yè)，6年以上工作經(jīng)驗(yàn)，熟悉ASIC開發(fā)流程，并至少有一款芯片tape-out經(jīng)驗(yàn)；
2. 精通Verilog，System Verilog，SVA，掌握UVM、OVM或VMM驗(yàn)證方法學(xué)，能夠獨(dú)立開發(fā)驗(yàn)證平臺(tái)及腳本；
3. 熟悉腳本語言，如perl、shell等， 熟悉高級(jí)編程語言，如C、C++等，熟悉RTL與高級(jí)語言混合仿真，熟悉RTL與腳本混合仿真；
4. 掌握ASIC網(wǎng)表仿真，后仿真流程等；
5. 熟悉芯片啟動(dòng)、Mbist、pad驗(yàn)證等。
6. 了解SOC芯片結(jié)構(gòu)，熟悉AMBA總線協(xié)議，包括AXI、AHB、APB等；
7. 了解SSD產(chǎn)品，有SSD產(chǎn)品設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)的優(yōu)先；
8. 良好的英文閱讀能力，及團(tuán)隊(duì)合作精神；