- 40萬-80萬/年
- 武漢
- |
- 5年以上
- |
- 碩士
- |
- 全職
職位誘惑: 老板nice,技術領先,年終獎金,成長空間大,年底雙薪
發(fā)布時間: 2023-07-04發(fā)布
職位描述
Essential Functions:
Duties and responsibilities of this position include but are not limited to the following:
1.負責模擬電路的設計、仿真、驗證等工作；
2.負載評估工藝，并提出工藝需求；
3.指導版圖設計工程師完成模擬電路版圖設計；
4.配合測試工程師完成模擬電路及IP的測試；
5.完成技術文檔的編寫。
Qualifications:
1.有模擬電路相關的設計開發(fā)經(jīng)驗，參與過完整的產(chǎn)品開發(fā)及流片、導入流程；
2.能夠熟練使用Synopsys/Cadence/Mentor等IC設計軟件，熟悉Spectre、Hspice、hsim等仿真工具；熟練使用Cadence/Mentor軟件進行模擬IC設計/仿真和設計規(guī)則檢查；
3.對芯片中一個或多個常用模塊有深入理解，如PLL、ADC、Driver、OPA、DAC、Bandgap等；
4.對工藝、器件有一定認識；
5.具有數(shù)?；旌想娐吩O計基礎，能使用Verilog/Verilog-A建模；
6.具有CTLE、DFE、CDR、Emphasis、PLL成功設計經(jīng)驗者優(yōu)先；
7.主動性強，有責任心，做事認真仔細，良好的團隊合作精神。
職位發(fā)布者
Elise Xiao
HR
7天
簡歷處理用時
100%
滬公網(wǎng)安備31011502017136號