【崗位職責(zé)】
負(fù)責(zé)基于先進(jìn)工藝(28nm、14nm、10nm、7nm)的數(shù)字加密、AI等先進(jìn)芯片的原型機(jī)開發(fā)和驗(yàn)證、IC前端開發(fā)、對(duì)接IC后端開發(fā)，對(duì)接流片：
1、完成FPGA原型機(jī)邏輯設(shè)計(jì)、開發(fā)，與硬件和軟件工程師完成驗(yàn)證；
2、完成算法實(shí)現(xiàn)、IP和SOC的數(shù)字邏輯設(shè)計(jì)，確定設(shè)計(jì)需求、編寫設(shè)計(jì)文檔并完成代碼實(shí)現(xiàn)；
3、對(duì)接后端開發(fā)，參與后端開發(fā)技術(shù)討論和評(píng)審；
4、對(duì)接芯片流片全流程，為廠家提供技術(shù)支持和指導(dǎo)；
5、完成IP模塊驗(yàn)證和SOC系統(tǒng)驗(yàn)證；
6、協(xié)助硬件和軟件工程師完成芯片上板驗(yàn)證
 
【崗位要求】
1、微電子、計(jì)算機(jī)、電子工程、通信等相關(guān)專業(yè)，本科優(yōu)秀者或研究生及以上學(xué)歷；
2、熟悉IC開發(fā)流程，具備扎實(shí)的數(shù)字電路理論基礎(chǔ)和動(dòng)手能力以及創(chuàng)新能力；
3、2年以上Verilog HDL、RTL代碼編寫和綜合經(jīng)驗(yàn)，仿真驗(yàn)證動(dòng)手能力強(qiáng)；
4、熟悉同步時(shí)序和時(shí)鐘域轉(zhuǎn)換分析，理解復(fù)雜狀態(tài)機(jī)同步設(shè)計(jì)和模塊化設(shè)計(jì)，了解從RTL到gate level的過程；
5、熟悉ASIC / SOC 數(shù)字前端IC設(shè)計(jì)流程，對(duì)SOC總線搭建、圖像處理算法、Matlab/Simulink算法建模、數(shù)字信號(hào)處理、加密設(shè)計(jì)；
 
 
【崗位待遇】
1、薪資優(yōu)厚：起薪優(yōu)于其他行業(yè)IC前端工程師；每年有1~2加薪機(jī)會(huì)；項(xiàng)目成功有及時(shí)獎(jiǎng)金；根據(jù)公司業(yè)績(jī)情況，還有不定期的獎(jiǎng)金激勵(lì)，獎(jiǎng)金豐厚；
2、工作環(huán)境：良好的辦公環(huán)境，獨(dú)棟寫字樓，內(nèi)設(shè)活動(dòng)中心，彈性工作制；初創(chuàng)團(tuán)隊(duì)積極向上、開放包容、無(wú)官僚的工作氛圍。
3、個(gè)人成長(zhǎng)：初創(chuàng)團(tuán)隊(duì)成員來(lái)自于華為等公司，氛圍好，開放包容；初創(chuàng)團(tuán)隊(duì)成員有區(qū)塊鏈業(yè)界的頂級(jí)專家，能直接接觸到全球最前沿的技術(shù)；初創(chuàng)團(tuán)隊(duì)立志于做行業(yè)的一流公司，未來(lái)3年做到業(yè)界前三，個(gè)人上升空間非常大