任職標準：
1. 本科以上學(xué)歷，5年及以上工作經(jīng)驗；
2. 集成電路/電子/通訊/計算機/自動化控制等相關(guān)專業(yè)；
3. 精通Verilog或者VHDL，熟練使用Altera或者Xilinx綜合、時序分析工具，如果是做ASIC，要熟悉相應(yīng)的綜合工具；
4. 精通System Verilog，UVM方法學(xué)，熟練使用Modelsim、QuestaSim、VCS等仿真工具；
5. FPGA設(shè)計或者驗證，ASIC設(shè)計或者驗證適當考慮；
6. 具有良好的發(fā)現(xiàn)問題和解決問題的能力，文檔書寫能力；
7. 具有良好的溝通能力，團隊協(xié)作能力，對待事情認真負責(zé)專注；

職責(zé)描述：
1. 根據(jù)項目需求制定FPGA測試方案、并完成仿真測試；
2. 根據(jù)項目工程需求，編寫功能的仿真模型，制作仿真測試平臺；
3. 負責(zé)給出整體硬件的設(shè)計性能、對各資源模塊以及常用邏輯模塊性能和時序有詳細的了解，對用到的模塊接口和用法無錯誤；
4. 根據(jù)客戶環(huán)境遇到的問題進行故障分析找出故障原因并提交測試問題報告；
5. 負責(zé)設(shè)計自動化測試的報文比較，核對等功能。
按能力付薪，可議！