模擬IC設(shè)計(jì)工程師
- 24萬(wàn)-48萬(wàn)/年
- 北京
- |
- 工作經(jīng)驗(yàn)不限
- |
- 碩士
- |
- 全職
職位誘惑: 優(yōu)秀員工股權(quán)激勵(lì),成長(zhǎng)空間大,五險(xiǎn)一金,福利好,交通補(bǔ)助,年終獎(jiǎng)金,老板nice,技能培訓(xùn)
發(fā)布時(shí)間: 2020-03-09發(fā)布
職位描述
崗位職責(zé):
1、參與芯片的設(shè)計(jì)指標(biāo)定義。
2、負(fù)責(zé)芯片的模擬電路設(shè)計(jì)、仿真、驗(yàn)證。
3、配合版圖工程師完成layout工作。
4、配合測(cè)試工程師完成芯片測(cè)試驗(yàn)證及debug。
5、支持芯片量產(chǎn)。
任職資格:
1、微電子、半導(dǎo)體及相關(guān)專業(yè),碩士及以上學(xué)歷,三年以上模擬電路設(shè)計(jì)相關(guān)工作經(jīng)驗(yàn)。
2、模擬集成電路專業(yè)知識(shí)要求:
熟悉PGA、Filter 等開(kāi)關(guān)電容電路;
熟悉ADC、DAC、Bandgap、LDO、POR、OPAMP、Bias、IO、ESD;
熟練使用Cadence等模擬集成電路設(shè)計(jì)及仿真工具;
熟悉先進(jìn)的半導(dǎo)體工藝和制程,有SoC成功設(shè)計(jì)流片經(jīng)驗(yàn)者優(yōu)先;
具有Matlab、VerilogA系統(tǒng)級(jí)建模和仿真經(jīng)驗(yàn)者優(yōu)先。
3、其他能力要求:
具備良好的英語(yǔ)能力,能夠熟練閱讀英文技術(shù)文檔;
善于溝通,具備良好的團(tuán)隊(duì)協(xié)作能力。
職位發(fā)布者
袁女士
公司高管
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友