- 13萬-26萬/年
- 南京
- |
- 1-3年
- |
- 本科
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,老板nice,年度旅游,交通補助,節(jié)日禮物,技能培訓(xùn)
發(fā)布時間: 2020-06-08發(fā)布
職位描述
崗位職責(zé)：
負(fù)責(zé)低延遲FPGA應(yīng)用開發(fā)的各流程（設(shè)計、文檔、開發(fā)、測試）
任職要求：
1、統(tǒng)招大學(xué)本科及以上學(xué)歷，計算機專業(yè)、電子、軟件工程、通信、電氣自動化等相關(guān)專業(yè)；
2、熟練Verilog/VHDL；
3、2年及以上工作經(jīng)驗，有項目經(jīng)驗者優(yōu)先；
4、有如下經(jīng)驗之一者優(yōu)先：
Systemverilog, Perl;TCP/IP； DDR；PCle；Linux驅(qū)動；高頻交易。
職位發(fā)布者
胡女士
HRM
7天
簡歷處理用時
100%
滬公網(wǎng)安備31011502017136號