工作職責(zé)
—         參與人工智能芯片IP級(jí)(片上或片間高速互聯(lián)/先進(jìn)存儲(chǔ)/可編程處理核心/數(shù)據(jù)處理引擎/系統(tǒng)管理單元等)或SOC級(jí)功能驗(yàn)證
—         與IC設(shè)計(jì)工程師溝通，參與所負(fù)責(zé)的IP或SOC驗(yàn)證功能點(diǎn)分解和驗(yàn)證計(jì)劃制定，并撰寫相應(yīng)的測(cè)試計(jì)劃
—         基于UVM驗(yàn)證方法學(xué)，參與所負(fù)責(zé)IP或SOC級(jí)別的仿真驗(yàn)證環(huán)境搭建
—         使用SystemVerlog和 C/C++語(yǔ)言開(kāi)發(fā)測(cè)試向量并進(jìn)行回歸測(cè)試
—         參與計(jì)劃及實(shí)施各種覆蓋率分析
 
資質(zhì)及技能要求
—         本科或以上學(xué)歷，微電子、電子、計(jì)算機(jī)等相關(guān)專業(yè)優(yōu)先
—         熟悉SystemVerilog/C/C++，并有實(shí)際使用經(jīng)驗(yàn)；熟悉或了解UVM驗(yàn)證方法學(xué)者優(yōu)先
—         了解集成電路設(shè)計(jì)、驗(yàn)證流程，有實(shí)際項(xiàng)目實(shí)習(xí)經(jīng)驗(yàn)者優(yōu)先
—         針對(duì)可編程處理核心驗(yàn)證相關(guān)職位，熟悉計(jì)算機(jī)體系結(jié)構(gòu)和典型處理器指令集，如 RISC-V / ARM / MIPS 者特別優(yōu)先
—         有腳本語(yǔ)言開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先，包括 perl, python, tcl, makefile等
—         熟練使用Unix/Linux工作環(huán)境者優(yōu)先
—         積極主動(dòng)，有責(zé)任心；學(xué)習(xí)能力強(qiáng)，對(duì)問(wèn)題有鉆研精神；溝通順暢，團(tuán)隊(duì)合作意識(shí)好
—         有良好的英文讀寫能力