高級(jí)模擬IC設(shè)計(jì)工程師

收藏職位

30萬(wàn)-60萬(wàn)/年
深圳
|
3年以上
|
碩士
|
全職

職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,股票期權(quán),年度旅游,技術(shù)領(lǐng)先,成長(zhǎng)空間大,技能培訓(xùn)

發(fā)布時(shí)間: 2020-05-06發(fā)布

職位描述

1、將定義電路要求從原理圖、布局和驗(yàn)證到特性描述的完整設(shè)計(jì)。
2、完成電路布局和/或定義面具設(shè)計(jì)師的布局要求。
3、編寫規(guī)范和測(cè)試要求文檔。模擬和數(shù)字電路的行為建模。
4、完成混合信號(hào)模擬，以驗(yàn)證芯片級(jí)和系統(tǒng)級(jí)性能。
5、在實(shí)驗(yàn)室測(cè)試、表征和消除缺陷設(shè)計(jì)。
6、與應(yīng)用、營(yíng)銷和制造接口，以提供IC專業(yè)知識(shí)。

任職要求：
1、博士或碩士，具有同等的經(jīng)驗(yàn)，有很強(qiáng)的模擬設(shè)計(jì)背景。
2、具有2年以上的光子學(xué)應(yīng)用高速模擬驅(qū)動(dòng)IC的工作經(jīng)驗(yàn)。
3、具有使用Cadence或同等電路設(shè)計(jì)和模擬工具的豐富經(jīng)驗(yàn)。
4、演示了通過(guò)動(dòng)手表征（包括多GH知識(shí)）在實(shí)驗(yàn)室對(duì)設(shè)計(jì)進(jìn)行特征化、去缺陷和故障排除的能力。
5、具有亞微米級(jí)CMOS高速設(shè)計(jì)方面的專業(yè)知識(shí)。具有CMOS Bicmos、SiGe或Gaas高速設(shè)計(jì)方面的專業(yè)知識(shí)。
6、了解CDR或TIA、放大器和激光驅(qū)動(dòng)器設(shè)計(jì)以及10Gbps和更高數(shù)據(jù)速率的設(shè)計(jì)技術(shù)成功地展示了從概念到設(shè)計(jì)和特征化的設(shè)計(jì)的性能。
7、有能力獨(dú)立完成高質(zhì)量模擬電路的設(shè)計(jì)。