- 15萬-30萬/年
- 武漢
- |
- 應屆生/在校生
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,老板nice,節(jié)日禮物
發(fā)布時間: 2019-11-06發(fā)布
職位描述
崗位職責：
1. 負責數(shù)字前端設計工作；
2. 能夠獨立分析數(shù)字電路功能/性能和競爭力；
3. 能夠獨立分析模擬電路性能和接口設計；
4. 能夠獨立完成驗證/測試Check List等芯片測試工作；
5. 負責與AE工程師協(xié)作進行項目應用開發(fā)。
6 .完成技術(shù)文檔的編寫。
崗位要求：
1、微電子、電子工程相關(guān)專業(yè)，本科以上學歷；
2、熟悉Verilog HDL語言，熟悉ARM，AMBA總線及常用外設接口的原理；
3、熟悉常用的EDA工具(VCS,NCSIM, Verdi, Conformal, RC/DC, PT etc. )；
4、具有ARM或者MCU項目經(jīng)驗者優(yōu)先；
5、熟悉SOC系統(tǒng)架構(gòu)及驗證經(jīng)驗者優(yōu)先；
6、具有良好的中英文閱讀、溝通和文檔寫作能力；
7、主動性強，有責任心，做事認真仔細，良好的團隊合作精神。
職位發(fā)布者
ISSI芯成半導體
HR
7天
簡歷處理用時
100%
簡歷及時處理率
滬公網(wǎng)安備31011502017136號