- 20萬-40萬/年
- 上海
- |
- 工作經(jīng)驗(yàn)不限
- |
- 本科
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,老板nice,節(jié)日禮物
發(fā)布時(shí)間: 2019-10-31發(fā)布
職位描述
崗位職責(zé)
1. 負(fù)責(zé)數(shù)字電路設(shè)計(jì)的部分驗(yàn)證工作；
2. 負(fù)責(zé)ASIC數(shù)字部分設(shè)計(jì)，包括RTL coding，synthesis，STA等；
3. 負(fù)責(zé)芯片的co-sim pattern產(chǎn)生；
4. 負(fù)責(zé)芯片bench&production pattern的產(chǎn)生和測(cè)試。
職位要求
1. 電子類本科或碩士學(xué)位；
2. 熟悉verilog語言和仿真器使用；
3. 有FPGA和Matlab應(yīng)用經(jīng)驗(yàn)的優(yōu)先考慮；
4. 有自我驅(qū)動(dòng)能力、良好的溝通能力和解決問題的能力；
5. 有強(qiáng)烈的責(zé)任感、優(yōu)秀的團(tuán)隊(duì)合作精神及協(xié)作能力。
職位發(fā)布者
琻捷電子科技有限公司
HR
7天
簡(jiǎn)歷處理用時(shí)
100%
簡(jiǎn)歷及時(shí)處理率
您還未登錄。已有賬號(hào)， 點(diǎn)此登錄，直接投遞
推薦朋友
滬公網(wǎng)安備31011502017136號(hào)