- 25萬(wàn)-50萬(wàn)/年
- 上海
- |
- 1-3年
- |
- 本科
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,老板nice,年底雙薪,股票期權(quán),年度旅游
發(fā)布時(shí)間: 2019-11-07發(fā)布
職位描述
崗位描述：
1. 按照產(chǎn)品定義完成高精度模擬、混合信號(hào)電路設(shè)計(jì)；
2. 與制圖工程師合作完成版圖設(shè)計(jì)，后仿真；
3. 主導(dǎo)芯片評(píng)估、調(diào)試及故障排除；
4. 指導(dǎo)最終測(cè)試系統(tǒng)開發(fā)；
5. 與應(yīng)用工程師合作從技術(shù)和應(yīng)用方案上支持關(guān)鍵客戶；
6. 負(fù)責(zé)設(shè)計(jì)文檔、產(chǎn)品數(shù)據(jù)手冊(cè)及專利申請(qǐng)相關(guān)文檔的撰寫（中、英文）。
要求：
1. 無(wú)線電、微電子、電氣自動(dòng)化等相關(guān)專業(yè)本科以上學(xué)歷，初級(jí)設(shè)計(jì)工程師
要求本科2年以上或碩士畢業(yè)，資深設(shè)計(jì)工程師要求碩士3年以上相關(guān)工作 經(jīng)歷；
2. 熟悉半導(dǎo)體元器件原理，工藝流程相關(guān)知識(shí)，具有模擬、混合信號(hào)電路基 礎(chǔ)，信號(hào)和系統(tǒng)知識(shí)；
3. 熟練使用常用EDA工具（如Cadence, Synopsys, SPICE, ADS等）及Verilog HDL 語(yǔ)言，會(huì) OceanScript 者有加分；
4. 熟悉電路設(shè)計(jì)流程，能獨(dú)立或協(xié)助完成 IP 或模塊的設(shè)計(jì)，有流片經(jīng)驗(yàn)者優(yōu) 先；
5. 具有積極主動(dòng)的工作態(tài)度和優(yōu)秀的團(tuán)隊(duì)協(xié)作精神；
6. 具備良好的分析能力、解決問題能力和溝通能力；
7. 要求有一定的英語(yǔ)溝通、閱讀及書寫能力。
職位發(fā)布者
柯德軍
聯(lián)合創(chuàng)始人／CEO／公司高管
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友
思跡信息
領(lǐng)域: 智能硬件,汽車電子,工業(yè)控制
規(guī)模: 100-200人
主頁(yè): http://www.t-footprint.com
工作地址:
張江祥科路
查看完整地圖
滬公網(wǎng)安備31011502017136號(hào)