- 15萬-30萬/年
- 上海
- |
- 應屆生/在校生
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,老板nice,十五薪
發(fā)布時間: 2022-11-10發(fā)布
職位描述
工作職責：
理解模塊功能，撰寫測試計劃，用C/C++/SV 實現(xiàn)圖形芯片的直接和隨機測試激勵
根據(jù)功能和性能開發(fā)各種monitor 和checker ，以及assertion
調(diào)試各種testench 和testcase 失敗案例, 找出failure 原因，與設(shè)計工程師一起修復并驗證bug
進行回歸測試，確保代碼覆蓋率和功能覆蓋率達到tape out 要求
進行門級網(wǎng)表仿真，進行帶時序或者功耗信息的后仿
維護并改善testbench 和驗證流程，提高效率
任職資格：熟悉Verilog，熟悉system verilog，具備基本的電路設(shè)計和驗證能力，熟悉perl
職位發(fā)布者
孫曉琛
HR
7天
簡歷處理用時
100%
滬公網(wǎng)安備31011502017136號