- 15萬-30萬/年
- 成都
- |
- 應(yīng)屆生/在校生
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,老板nice,年度旅游,技術(shù)領(lǐng)先,成長空間大,節(jié)日禮物
發(fā)布時間: 2022-11-10發(fā)布
職位描述
崗位職責(zé)：
1. 負(fù)責(zé)SoC系統(tǒng)級/模塊級 Design spec/mas的定義和編寫
2. 負(fù)責(zé)SoC系統(tǒng)/模塊的RTL設(shè)計和集成
3. 負(fù)責(zé)SoC系統(tǒng)/模塊的performance/power的分析和優(yōu)化
4. 配和驗證團隊, FPGA驗證平臺團隊以及硬件加速平臺團隊，完成系統(tǒng)級、模塊級的驗證工作
5. 配和FEINT團隊, 完成SDC約束，Lint check, 時序收斂等工作
崗位要求：
1. 熟悉ARM或X86的計算機體系架構(gòu)
2. 熟悉ASIC/SoC設(shè)計開發(fā)流程，熟悉SoC架構(gòu)
3. 具有ASIC/SoC 設(shè)計集成經(jīng)驗
3. 熟悉Verilog, C, C++, 及驗證語言 (SystemVerilog等)
4. 熟悉IC設(shè)計相關(guān)的EDA工具者優(yōu)先，比如DC, PT, NCSIM, VCS 等
5. 熟悉腳本語言，包括perl，shell， tcl等
6. 工作積極主動，有良好的分析問題，解決問題的能力
職位發(fā)布者
孫曉琛
HR
7天
簡歷處理用時
100%
滬公網(wǎng)安備31011502017136號