主要職責(zé)
1.   參與SSD主控芯片、AI及多媒體相關(guān)SOC芯片產(chǎn)品開發(fā)；
2.   負(fù)責(zé)主流處理器和總線相關(guān)產(chǎn)品的開發(fā)和集成工作和性能分析和功能驗(yàn)證；
3.   負(fù)責(zé)Audio，MultiMedia及DDR/MIPI/USB/GMAC/PCIe等高速接口IP的設(shè)計(jì)和相應(yīng)集成驗(yàn)證；
4.   負(fù)責(zé)DSP，ECC, security, equalizer等信號(hào)處理IP設(shè)計(jì)開發(fā)；
5.   負(fù)責(zé)SOC流程相關(guān)的前端clock，power，bus，DFT，IO等工作的設(shè)計(jì)和集成驗(yàn)證并支持芯片封裝測(cè)試和量產(chǎn)；
6.   負(fù)責(zé)模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境的搭建、仿真、調(diào)試；使用腳本語言維護(hù)、更新驗(yàn)證環(huán)境；
支持EDA/FPGA/Emulator的驗(yàn)證和軟件開發(fā)，協(xié)助中后端完成芯片物理實(shí)現(xiàn)，支持芯片功能性能調(diào)優(yōu)和量產(chǎn)調(diào)試。
任職要求：
1.   本科及以上學(xué)歷，微電子、電子、數(shù)字信號(hào)處理、計(jì)算機(jī)等相關(guān)專業(yè)；
2.   掌握扎實(shí)的數(shù)字電路基礎(chǔ)知識(shí)，能熟練使用Verilog和相關(guān)EDA的開發(fā)工具；
3.   具有良好的溝通能力、學(xué)習(xí)能力、分析能力和團(tuán)隊(duì)合作能力；
4.   熟悉System-Verilog及UVM驗(yàn)證方法學(xué)和FPGA實(shí)現(xiàn)和調(diào)試優(yōu)先考慮；
5.   熟練使用tcl、perl、python、makefile等腳本語言優(yōu)先考慮；
6.   熟悉AHB、APB和AXI等AMBA協(xié)議，具有一定的SoC集成經(jīng)驗(yàn)優(yōu)先考慮；
7.   熟悉CPU，DDR，多媒體IP，高速接口IP的協(xié)議和DSP算法的優(yōu)先考慮；
有深度學(xué)習(xí)和統(tǒng)計(jì)算法等AI，多媒體相關(guān)背景優(yōu)先考慮。