- 15萬(wàn)-30萬(wàn)/年
- 武漢
- |
- 應(yīng)屆生/在校生
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,老板nice,節(jié)日禮物
發(fā)布時(shí)間: 2019-12-25發(fā)布
職位描述
崗位職責(zé)：
1.負(fù)責(zé)模擬電路的設(shè)計(jì)、仿真、驗(yàn)證等工作；
2.負(fù)載評(píng)估工藝，并提出工藝需求；
3.指導(dǎo)版圖設(shè)計(jì)工程師完成模擬電路版圖設(shè)計(jì)；
4.配合測(cè)試工程師完成模擬電路及IP的測(cè)試；
5.完成技術(shù)文檔的編寫(xiě)。
崗位要求：
1、微電子、電子工程相關(guān)專(zhuān)業(yè)，本科以上學(xué)歷；
2、有模擬電路相關(guān)的設(shè)計(jì)開(kāi)發(fā)經(jīng)驗(yàn)，參與過(guò)完整的產(chǎn)品開(kāi)發(fā)及流片、導(dǎo)入流程；
3、能夠熟練使用Synopsys/Candence/Mentor等IC設(shè)計(jì)軟件，熟悉Spectre、Hspice、hsim等仿真工具；
4、熟練使用Cadence/Mentor軟件進(jìn)行模擬IC設(shè)計(jì)/仿真和設(shè)計(jì)規(guī)則檢查；
5、對(duì)芯片中一個(gè)或多個(gè)常用模塊有深入理解，如PLL、ADC、Driver、OPA、DAC、Bandgap等；
6、對(duì)工藝、器件有一定認(rèn)識(shí)；
7、具有數(shù)?；旌想娐吩O(shè)計(jì)基礎(chǔ)，能使用Verilog/Verilog-A建模；
8、具有良好的中英文閱讀、溝通和文檔寫(xiě)作能力；
9、主動(dòng)性強(qiáng)，有責(zé)任心，做事認(rèn)真仔細(xì)，良好的團(tuán)隊(duì)合作精神。
職位發(fā)布者
ISSI芯成半導(dǎo)體
HR
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友
矽恩微電子
領(lǐng)域: 消費(fèi)電子,通信網(wǎng)絡(luò),汽車(chē)電子
規(guī)模: 500-1000人
主頁(yè): http://www.issi.com
工作地址:
武漢
查看完整地圖
滬公網(wǎng)安備31011502017136號(hào)