soc芯片設(shè)計工程師-DDR
- 40萬-60萬/年
- 上海
- |
- 3年以上
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,股票期權(quán),年度旅游,通訊津貼,節(jié)日禮物,技能培訓(xùn)
發(fā)布時間: 2020-01-09發(fā)布
職位描述
1. 參與SoC系統(tǒng)架構(gòu)定義
2. 維護和修改DDR control的設(shè)計,并對帶寬優(yōu)化給出意見;
3. Setup FPGA時,DDR PHY的更改工作并支持FPGA系統(tǒng)仿真;
4. 芯片回來以后 對DDR的各項參數(shù)的確認并給出調(diào)試意見;
崗位要求:
1. 微電子、計算機、通信工程等相關(guān)專業(yè)本科及以上學(xué)歷
2. 8年以上IC設(shè)計經(jīng)驗
3. 精通Verilog和System Verilog語言;
4. 精通Linux/Unix環(huán)境,熟練掌握Perl(或者Python)和Unix Shell腳本語言;
5.有DDR4/LPDDR4相關(guān)設(shè)計和調(diào)試經(jīng)驗;
6.熟悉JEDEC標(biāo)準
7. 具備開拓創(chuàng)新精神,樂于迎接挑戰(zhàn),良好的團隊合作精神
8. 良好的英文技術(shù)文檔讀寫能力