- 25萬-50萬/年
- 上海
- |
- 工作經(jīng)驗不限
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎金,五險一金,福利好,老板nice,年底雙薪,股票期權,天天下午茶,技術領先,成長空間大,交通補助,節(jié)日禮物,技能培訓
發(fā)布時間: 2020-05-09發(fā)布
職位描述
職位描述：
l 獨立完成人工智能/深度學習/視頻編解碼/語音及音頻編解碼/圖像信號處理器/GPU等IP的設計任務，包括模塊的規(guī)格定義，模塊架構及微架構設計，RTL編碼，仿真和綜合
職位要求：
l 碩士及以上學歷，計算機科學或電子工程相關專業(yè)
l 1年及以上相關集成電路設計工作經(jīng)驗
l 熟悉Verilog HDL編程，深入了解ASIC設計流程的所有階段
l 有人工智能，深度學習，視頻編解碼或圖形圖像處理模塊等相關設計經(jīng)驗者優(yōu)先
l 富有事業(yè)心和團隊合作精神
l 溝通表達能力良好，中英文溝通流利
職位發(fā)布者
芯原微
HR
7天
簡歷處理用時
100%
簡歷及時處理率
芯原
領域: 移動手持,消費電子,智能硬件
規(guī)模: 500-1000人
主頁: http://www.verisilicon.com
工作地址:
上海市浦東新區(qū)張江大廈
查看完整地圖
滬公網(wǎng)安備31011502017136號